Discuter:Pipeline (informatique)

Un article de Wikipédia, l'encyclopédie libre.

[modifier] Utilisateur:Gehel à rajouté

[modifier] Problèmes de design

  • De par la conception matérielle de la division entière sur les architectures habituelles, il n'est pas possible de pipeliner une telle opération. Pour cette raison l'utilisation de ce type d'opération est à minimiser dans les programmes à optimiser. Ceci dit il existe des implantations théoriques d'une division pipelinée.
  • Même si l'utilisation du pipeline permet des gains de performance significatifs, les compilateurs et les algorithmes de réordonnancement ont du mal à l'exploiter efficacement, et introduisent souvent des bulles (un NOP) afin de conserver la cohérence du calcul.
  • Avoir des pipelines très longs (par exemple avec l'Intel Prescott) est problématique du point de vue de la prédiction de branchement, car si le prédicteur se trompe, il faut vider entièrement le pipeline afin de réorienter le calcul, et donc la latence introduite en nombre de cycles est égale à la profondeur du pipeline (notons qu'il existe de nombreuses techniques pour pallier ce biais, mais elles ne sont pas toujours efficaces).

--- Après avoir discuté avec lui, cf. sa page de discusion, les choses sont bien moins claires. Par exemple, la FPU est pipeliné et fonctionne en // avec le CPU, tandis que à l'intérieur de la FPU la division est elle aussi pipelinée... GL que je connais bien ne m'en voudra pas d'avoir déplacé sa prose ici, hein ? si ? Mon vectounet ? ;-) Stéphane

Pas de soucis, j'ai probablement écrit des passages un peu trop vite (si seulement je pouvais être aussi prolixe pour ma thèse...). Gehel 8 décembre 2005 à 00:56 (CET)


      1. Je crois qu'en tous cas, ces définitions et ces commentaires ne sont pas claires et sont incompletes !! Tarik

[modifier] architectures vectorielle et VLIW

Je ne suis pas sûr qu'il soit pertinent de traiter ces architectures dans cet article. Mais surtout, les infos sont douteuses. Pour l'architecture vectorielle j'ai corrigé le texte et ôté l'image. Pour l'architecture VLIW, il faudrait que l'image montre un ou deux MEM, et les WB. En effet, dans une architecture VLIW, chaque unité de calcul a sa spécialité (ALU, LOAD/STORE, BRANCH, FPU...). Le dessin VLIW actuel irait assez bien pour l'architecture vectorielle... Marc Mongenet 18 août 2006 à 15:40 (CEST)